PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 31.03.1995

(51)Int.CI.

G06F 17/50

(21)Application number: 05-224183

(71)Applicant:

HITACHI LTD

(22)Date of filing:

09.09.1993

(72)Inventor:

MORIKAWA NAOTO

NIIYA TAKAO TANDAI MIYAKO


MIZOGAMI YOSHITO

(54) LOGIC EQUIVALENT VERIFICATION METHOD

(57)Abstract:

PURPOSE: To attain the logic equivalent verification for a combination logic of a function level including a don't care output and a gate logic generated automatically from the combination logic by eliminating the logic uncertainty of the logic caused by the don't care output.

CONSTITUTION: A logic generation program 201, a logic equivalent verification pre-processing program 202, and a logic equivalent verification program 205 work respectively on a processing unit 200. The program 201 inputs a function logic file 100, generates a gate logic based on a combination logic of a function level including a don't care output and outputs to the gate logic file 101. The program 202 inputs the files 100, 101, executes a logic equivalent verification pre-processing to each of a combination logic of a function level including a don't care output and a gate logic and provides combination logics 203, 204 after the pre-processing to a main storage device of the processing unit 200. The program 205 inputs the combination logics 203, 204 in the main storage device, converts the both into bisection decision graph to decide the match of structures of the graphs and provides the output of a verification result 206.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-85112

(43)公開日 平成7年(1995)3月31日

最終頁に続く


(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI				技術表示箇所	
G06F 17/50		7623-5L	G 0 6 F	15/ 60	360	D		
			審査請求	未請求	請求項の数 5	OL	(全 18 頁)	
(21)出願番号	特顧平5-224183	191121	(71)出願人					
(00) IUEE II	TT-B = A-(1000) 0	H 0 H			生日立製作所 - (4) 日 日 七 日 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	- /	77	
(22)出願日	平成5年(1993)9月	月9日	(70) W III -#	東京都千代田区神田駿河台四丁目6番地				
			(72)発明者	森川「神本川	^{且人} 県川崎市麻生区	T##=	1000 5 7-44 54	
					R川崎巾林生区: 3立製作所シス:			
			(72)発明者			<i>,</i> —, on	JUMIJUMIFY	
					 県川崎市麻生区3	E禅寺	1099番地 株	
			İ	式会社	日立製作所シス	テム開	発研究所内	
			(72)発明者	旦代	三弥子			
				神奈川り	県川崎市麻生区	E禅寺	1099番地 株	
				式会社	日立製作所システ	テム開	発研究所内	
			(74)代理人	弁理士	小川 勝男			

(54) 【発明の名称】 論理等価検証方法

(57)【要約】

【構成】 処理装置200上で、論理生成プログラム201、論理等価検証前処理プログラム202、論理等価検証プログラム202、論理等価検証プログラム205が各々動作する。プログラム201は、機能論理ファイル100を入力し、ドントケア出力を含む機能レベルの組合せ論理からゲート論理ファイル101に出力する。プログラム202は、ファイル100と101を入力し、ドントケア出力を含む機能レベルの組合せ論理とゲート論理の各々に対して、論理等価検証前処理を行い、前処理後の組合せ論理203と204を処理装置200の主記憶に出力する。プログラム205は、主記憶上の組合せ論理203と204を入力し、両者を二分決定グラフに変換してグラフの構造一致判定を行い、検証結果206を出力する。

【効果】 ドントケア出力に起因する論理の不確定性を 取り除くことができるので、ドントケア出力を含む機能 レベルの組合せ論理と該組合せ論理から自動生成された ゲート論理の論理等価検証が可能である。



100:機能論理ファイル 101:ゲート論律ファイル

1

【特許請求の範囲】

【請求項1】ドントケア出力を含む機能レベルの組合せ 論理と該組合せ論理から自動生成されたゲート論理の論 理等価検証を行うシステムにおいて、該組合せ論理と該 ゲート論理を入力する第一ステップと、該組合せ論理の 確定出力の論理部分をプール式表現化してプール式セッ トAを作成する第二ステップと、該組合せ論理のドント ケア出力の論理部分をプール式表現化してプール式セッ トBを作成する第三ステップと、該ゲート論理をブール 式表現化してプール式セットYを作成する第四ステップ 10 と、出力変数単位に該ブール式セットAと該ブール式セ ットBの論理和演算を行ってブール式セットDを作成す る第五ステップと、出力変数単位に該プール式セットY と該ブール式セットBの論理和演算を行ってブール式セ ットEを作成する第六ステップと、該ブール式セットD と該プール式セットEの論理等価検証を行う第七ステッ プを含むことを特徴とする論理等価検証方法。

【請求項2】ドントケア出力を含む機能レベルの組合せ 論理と該組合せ論理から自動生成されたゲート論理の論 理等価検証を行うシステムにおいて、該組合せ論理と該 20 ゲート論理を入力する第一ステップと、該組合せ論理の 確定出力の論理部分をプール式表現化してプール式セッ トAを作成する第二ステップと、該組合せ論理のドント ケア出力の論理部分をプール式表現化してプール式セッ トBを作成する第三ステップと、出力変数単位に該プー ル式セットBからフィルターセットFを作成する(該プ ール式セットBがn入力m出力のとき、出力変数単位に m個のn入力n出力の組合せ論理(フィルター)のセッ トFを作成する)第五ステップと、該ブール式セットA と該フィルターセットFを接続して(該プール式セット Aがn入力m出力のとき、出力変数単位に出力変数Yj(j =1, ···, m)を表すプール式の入力変数Xi(i=1, ···, n)を該出 力変数Yjに対応するフィルターの出力変数Zi(i=1,…,n) で置き換えて)プール式セットGを作成する第六ステッ プと、該ブール式セットYと該フィルターセットFを接 続してプール式セットHを作成する第七ステップと、該 ブール式セットGと該ブール式セットHの論理等価検証 を行う第八ステップを含むことを特徴とする論理等価検 証方法。

【請求項3】ドントケア出力を含む機能レベルの組合せ 40 論理と該組合せ論理から自動生成されたゲート論理の論理等価検証を行うシステムにおいて、該組合せ論理と該ゲート論理を入力する第一ステップと、該組合せ論理の確定出力の論理部分をブール式表現化してブール式セットAを作成する第二ステップと、該組合せ論理のドントケア出力の論理部分をブール式表現化してブール式セットBを作成する第三ステップと、出力変数単位に該ブール式セットAと該ブール式セットYのXNOR(Exclusive NOR)またはEOR(Exclusive OR)論理演算を行ってブール式セットIを作成する第五ステップと、出力変数単位に該 50

....

ブール式セットIと該ブール式セットBの論理和演算を行ってブール式セットJを作成する第六ステップと、該ブール式セットJの各出力変数が恒等的に1である(EOR 論理演算を行った場合は0である)ことを判定する第七ステップを含むことを特徴とする論理等価検証方法。

【請求項4】ドントケア出力を含む機能レベルの組合せ 論理と該組合せ論理から自動生成されたゲート論理の論 理等価検証を行うシステムにおいて、該組合せ論理と該 ゲート論理を入力する第一ステップと、該組合せ論理の 確定出力の論理部分をブール式表現化してブール式セッ トAを作成する第二ステップと、該組合せ論理のドント ケア出力の論理部分をブール式表現化してブール式セッ トBを作成する第三ステップと、出力変数単位に該プー ル式セットBからフィルターセットFを作成する(該プ ール式セットBがn入力m出力のとき、出力変数単位に m個のn入力n出力の組合せ論理(フィルター)のセッ トFを作成する) 第五ステップと、出力変数単位に該プ ール式セットAと該ブール式セットYのXNOR(Exclusive NOR)またはEOR(Exclusive OR)論理演算を行ってプール 式セットIを作成する第六ステップと、該ブール式セッ トIと該フィルターセットFを接続してプール式セット Kを作成する第七ステップと、該ブール式セットKの各 出力変数が恒等的に1である(EOR論理演算を行った場合 は0である)ことを判定する第八ステップを含むことを 特徴とする論理等価検証方法。

【請求項5】請求項2に記載の論理等価検証方法におい て、上記第五ステップは、n入力m出力の該プール式セ ットBの出力変数Yj(j=1,…,m)を表すプール式Bjから n入力n出力の出力変数 Zi(i=1, ···, n)の組合せ論理 (フィルター)を作成するとき、各出力変数 Ziの初期 値を該プール式セットBの入力変数Xiとし、該プール 式Bjのコンプリメント'Bjを算出し、該プール式Bjの 各積項について、該積項を積項t0として選択し、該コン プリメント'Bjの一つの積項を積項t1として選択し、各 入力変数Xiについて、該積項t0とt1が該入力変数Xiを 共有しないで、該積項t1がリテラルXiを含んでいるな らば、該出力変数Ziを表すプール式において、リテラ ルXiをXi+(t0/'Xi)で置き換え、該積項t0とt1が該入 力変数Xiを共有しないで、該積項t1がリテラルXiを含 んでいないならば、該出力変数 Ziを表すブール式に'(t 0/Xi)を乗算する過程を含むことを特徴とする論理等価 検証方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、論理等価検証方法に係り、特に組合せ論理の論理等価検証方法に関する。

[0002]

【従来の技術】従来の組合せ論理の論理等価検証方法は、大きく三つに分けられる、第一の方法は、全ての入力パターンをシミュレーションして検証する方法であ

る。第二の方法は、二つの組合せ論理の各出力をXNO R (Exclusive NOR) で接続し、正当化により各出力が 0になる人力パターンが存在するか否かを調べる方法で あり、このような方法の一つが、 IEEE ITC-86, pp. 350-359(1986)に記載されている。第三の方法は、二つの組 合せ論理を2分決定グラフ(BDD)に変換してグラフ の構造一致判定を行う方法であり、このような方法の一 つが、IEEE TRANSACTION ON COMPUTERS, VOL. C-35, NO8, A UG.pp.677-691(1986) に記載されている。

[0003]

【発明が解決しようとする課題】ドントケア出力を含む 機能レベルの組合せ論理と該組合せ論理から自動生成さ れたゲート論理(ドントケア出力は、論理生成システム により、0出力または1出力に最適化されている)の論 理等価検証を行う場合、上記第一の方法は、入力パター ン数が膨大になり、論理シュミレーションが実際には実 施不可能という問題があった。また、上記第二と第三の 方法は、ドントケア出力が考慮されていないので、ドン トケア出力に起因して、検証結果が論理不一致になる場 合があるという問題があった。

【0004】本発明の目的は、上記第二と第三の方法 に、ドントケア出力に起因する論理の不確定性を取り除 くための論理等価検証前処理を追加することにより、ド ントケア出力を含む機能レベルの組合せ論理と該組合せ 論理から自動生成されたゲート論理の論理等価検証を可 能にすることにある。

[0005]

【課題を解決するための手段】本発明の第1の特徴は、 ドントケア出力を含む機能レベルの組合せ論理と該組合 せ論理から自動生成されたゲート論理を入力する第一ス 30 テップと、該組合せ論理の確定出力の論理部分をブール 式表現化してプール式セットAを作成する第二ステップ と、該組合せ論理のドントケア出力の論理部分をブール 式表現化してプール式セットBを作成する第三ステップ と、該ゲート論理をプール式表現化してブール式セット Yを作成する第四ステップと、出力変数単位に該ブール 式セットAと該プール式セットBの論理和演算を行って プール式セットDを作成する第五ステップと、出力変数 単位に該ブール式セットYと該ブール式セットBの論理 和演算を行ってプール式セットEを作成する第六ステッ プと、該ブール式セットDと該ブール式セットEの論理 等価検証を行う第七ステップを含む論理等価検証方法に

【0006】また、本発明の第2の特徴は、上述の第一 ~第四ステップと、出力変数単位に該プール式セットB からフィルターセットFを作成する(該プール式セット Bがn入力m出力のとき、出力変数単位にm個のn入力 n出力の組合せ論理(フィルター)のセットFを作成す る) 第五ステップと、該ブール式セットAと該フィルタ ーセットFを接続して(該プール式セットAがn入力m 50 ム201は、機能論理ファイル100を入力し、ドント

出力のとき、出力変数単位に出力変数Yj(j=1,…, m)を表 すブール式の入力変数Xi(i=1,…,n)を該出力変数Yjに対 応するフィルターの出力変数Zi(i=1,…,n)で置き換え て) ブール式セットGを作成する第六ステップと、該ブ ール式セットYと該フィルターセットFを接続してプー ル式セットHを作成する第七ステップと、該プール式セ ットGと該ブール式セットHの論理等価検証を行う第八 ステップを含む論理等価検証方法にある。

【0007】また、本発明の第3の特徴は、上述の第一 10 ~第四ステップと同一の第一~第四ステップと、出力変 数単位に該ブール式セットAと該ブール式セットYのXN OR(Exclusive NOR) (または、EOR(Exclusive OR))論理 演算を行ってプール式セット I を作成する第五ステップ と、出力変数単位に該ブール式セットIと該ブール式セ ットBの論理和演算を行ってプール式セットJを作成す る第六ステップと、該ブール式セットJの各出力変数が 恒等的に1である(EOR論理演算を行った場合は0であ る) ことを判定する第七ステップからなるようにしたも のである(手段3)。

【0008】また、本発明の第4の特徴は、上述の第一 ~第四ステップと、上記手段の第五ステップと同一の第 六ステップと、出力変数単位に該ブール式セットBから フィルタセットFを作る第五ステップと(第2の特徴に おける第五ステップと同様)、出力単位毎に該ブール式 セットAと該プール式セットYのXNORまたはEOR 論理演算を行なってブール式セット I を作成する第六ス テップ (第3の特徴における第五ステップと同様)、該 プール式セットIと該フィルターセットFを接続してプ ール式セットKを作成する第七ステップと、該プール式 セットKの各出力変数が恒等的に1である(EOR論理演算 を行った場合は0である)ことを判定する第八ステップ からなるようにしたものである (手段4)。

[0009]

【作用】上記特徴1~4にしたがう方法はいずれも、ド ントケア出力に起因する論理の不確定性を取り除き、従 来の論理等価検証方法と併用することにより、ドントケ ア出力を含む機能レベルの組合せ論理と該組合せ論理か ら自動生成されたゲート論理の論理等価検証を可能にす る。

[0010]

【実施例】以下、本発明の実施例を図面により詳細に説 明する。実施例は四つあり、第一と第二の実施例は第一 の論理等価検証システム構成を前提にし、第三と第四の 実施例は第二の論理等価検証システム構成を前提にす

【0011】図2は、第一の論理等価検証システム構成 を表す図である。処理装置200上で、論理生成プログ ラム201、論理等価検証前処理プログラム202、論 理等価検証プログラム205が各々動作する。プログラ

ケア出力を含む機能レベルの組合せ論理からゲート論理を生成し、ゲート論理ファイル101に出力する。プログラム202は、ファイル100と101を入力し、ドントケア出力を含む機能レベルの組合せ論理とゲート論理の各々に対して、論理等価検証前処理を行い、前処理後の組合せ論理203と204を処理装置200の主記憶に出力する。プログラム205は、主記憶上の組合せ論理203と204を入力し、両者を二分決定グラフに変換してグラフの構造一致判定を行い、検証結果206を出力する。上記において、プログラム202が本発明 10に関する部分である。

【0012】図1は、本発明に基づく第一の実施例を表す論理等価検証前処理のフローチャートである。この図に基づき、論理等価検証前処理の処理手順を順次説明する。

【0013】ステップ102:本ステップは、機能論理ファイル100とゲート論理ファイル101から、ドントケア出力を含む機能レベルの組合せ論理とゲート論理を入力する。

【0014】図3は、ドントケア出力を含む機能レベルの組合せ論理(真理値表)の例を表し、図4は、真理値表300から生成されたゲート論理の例を表す。

【0015】ステップ103:本ステップは、ステップ102で入力した機能レベルの組合せ論理において、確定出力の組合せ論理部分をブール式表現化し、ブール式セットAを作成する。

【0016】図5は、真理値表300から得られたプール式セットAを表す。

【0017】ステップ104:本ステップは、ステップ102で入力した機能レベルの組合せ論理において、ド 30ントケア出力の組合せ論理部分をブール式表現化し、ブール式セットBを作成する。

【0018】図6は、真理値表300から得られたプール式セットBを表す。

【0019】ステップ105:本ステップは、ステップ102で入力したゲート論理をブール式表現化し、ブール式セットYを作成する。

【0020】図7は、ゲート論理400から得られたブール式セットYを表す。

【0021】ステップ106:本ステップは、出力変数 40 単位に、ブール式セットAとブール式セットBの論理和 演算を行い、ブール式セットDを作成する。

【0022】図8は、ブール式セットA500とブール 式セットB600を論理和演算したブール式セットDを 表す。

【0023】ステップ107:本ステップは、出力変数 単位に、ブール式セットYとブール式セットBの論理和 演算を行い、ブール式セットEを作成する。

【0024】図9は、ブール式セットY700とブール 式セットB600を論理和演算したブール式セットEを 50 表す。

【0025】ステップ108:本ステップは、ブール式 セットDとEを論理等価検証前処理後の組合せ論理20 3と204として主記憶に出力する。

6

【0026】図10は、本発明に基づく第二の実施例を表す論理等価検証前処理のフローチャートである。図10は、図1のステップ $106\sim108$ をステップ $1000\sim1003$ で置き換えたものである。ステップ $1000\sim1003$ の処理手順を順次説明する。

【0027】ステップ1000:本ステップは、ステップ104で得られたプール式セットBからフィルターセットFを作成する。ここで、フィルターは、ドントケア出力を取り除くためのn入力n出力の組合せ論理であり、プール式セットBの出力単位に作成される。また、nは入力変数の総数である。

【0028】図11は、フィルター作成処理のフローチャートである。この図に基づき、フィルター作成処理の処理手順を順次説明する。

【0029】ステップ1101:本ステップは、ブール 式セットBの出力変数Yj(j=1,…,m)のドントケア出力 の組合せ論理部分のブール式Bj1100を入力する。 ここで、mは出力変数の総数である。

【0030】ステップ1102:本ステップは、出力変数Yiのフィルターのブール式セットZi1115の初期値をブール式セットBの入力変数Xiとする $(i=1, \cdots, n)$ 。ここで、nは出力変数の総数である。

【0031】ステップ1103:本ステップは、ブール 式Bj1100のコンプリメント Bjを算出する。

【0032】ステップ1104:本ステップは、ブール式Bj1100の未選択の一つの積項をt0として選択する。ここで、t0は、ブール式Bj1100の最も左側にある積項から順に選択する。

【0033】ステップ1105:本ステップは、コンプリメント 2 Bjの一つの積項をt1として選択する。ここで、t1は、リテラル数が最少の積項を、この候補が複数ある場合は、積項t0と最も多くのリテラルを共有する積項を、この候補が複数ある場合は、コンプリメント 2 Bjの最も左側にある積項を選択する。

【0034】ステップ1106:本ステップは、作業用 変数1の初期値を1にする。

【0035】ステップ1107:本ステップは、積項10と11が入力変数Xiを「共有」しているか否かを判定し、「共有」していれば、ステップ1111に進み、そうでなければステップ1108に進む。図30に、積項10と11における入力変数Xiの現われ方の組合せ全9通りの各々に対し、変数Xiを「共有」しているか否かを示す。

【0036】図30は、積項t0とt1の入力変数Xiに関する「共有」関係の定義を表す。

【0037】ステップ1108:本ステップは、積項i1

がリテラルXiを含んでいるか否かを判定し、含んでいれば、ステップ1109に進み、そうでなければ、ステップ1110に進む。

【0038】ステップ1109:本ステップは、フィルターの第 i 番目の出力変数 Z i を表すプール式において、リテラル X i を X i + $(t0)^t$ X i) で置き換え、ステップ1111に進む。ここで、 $t0)^t$ X i が含まれていれば、t0 を t X i で代数的に割って得られる積項を、そうでなければt0 を 表す。(t0/X iについても同様。)

ステップ1110:本ステップは、フィルターの第i番目の出力変数Ziを表すプール式に'(i0/Xi)を乗算したプール式をZiとする。

【0039】ステップ1111:本ステップは、作業用変数iの値に1を加算する。

【0040】ステップ11112:本ステップは、作業用変数iの現在の値とn(入力変数の総数)を比較し、i>nであれば、ステップ1113に進み、そうでなければ、ステップ1107に進む。

【0041】ステップ1113:本ステップは、ブール 20式Bj1100の積項が全てt0として処理されたか否かを判定し、処理済みであれば、ステップ1114に進み、そうでなければ、ステップ1104に進む。

【0042】ステップ1114:本ステップは、フィルターのプール式セットZi(j=1,…,n)1115を出力する

【0043】上記のフィルター作成処理を具体例を用い て説明する。ブール式Bj1100が出力変数Y1のブー ル式601 (図6) の場合のフィルター作成処理は以下 の通りである。ステップ1101により、ブール式60 1を入力する。ステップ1102により、処理結果14 00(図14)を得る。ステップ1103により、プー ル式601のコンプリメント1501 (図15) を得 る。ステップ1104と1105 (一回目) により、処 理結果1600 (図16) を得る。ステップ1106に より、i=1とする。ステップ1107において、処理 結果1600のt0とt1は入力変数X1を共有している で、ステップ1111に進む。ステップ1111によ り、i=2となる。ステップ1112において、i=2<n=3であるので、ステップ1107に進む。ステッ</p> プ1107において、処理結果1600のt0とt1は入力 変数X2を共有しているので、ステップ1111に進 む。ステップ1111により、i=3となる。ステップ 1112において、i=n=3であるので、ステップ1 107に進む。ステップ1107において、処理結果1 600のt0とt1は入力変数X3を共有していないので、 ステップ1108に進む。ステップ1108において、 処理結果1600のt1はリテラルX3を含んでいるの で、ステップ1109に進む。ステップ1109によ り、フィルターの第三番目の出力変数 Z3を表すプール 50

8 式において、リテラルX3をX3+((t0/'X3)=X3+'X1 'X2に置き換える。ステップ1111により、i=4と なる。ステップ11112において、i=4>n=3であ るので、ステップ1113に進む。ステップ1113に おいて、プール式601の積項は全てt0として処理され ていないので、ステップ1104に進む。上記の一連の ステップにより、出力変数 Y 1 のフィルターの一回目の 中間結果1700 (図17) を得る。ステップ1104 と1105 (二回日) により、処理結果1800 (図1 8) を得る。ステップ1106により、i=1とする。 ステップ1107において、処理結果1800のt0とt1 は入力変数 X1を共有しているので、ステップ1111 に進む。ステップ1111により、i=2となる。ステ ップ11112において、i=2<n=3であるので、ス テップ1107に進む。ステップ1107において、処 理結果1800のt0とt1は入力変数X2を共有している ので、ステップ1111に進む。ステップ1111によ り、i=3となる。ステップ1112において、i=n=3であるので、ステップ1107に進む。ステップ1 107において、処理結果1800のt0とt1は入力変数 X3を共有していないので、ステップ1108に進む。 ステップ1108において、処理結果1800のt1はリ テラルX3を含んでいるので、ステップ1109に進 む。ステップ1109により、フィルターの第三番目の 出力変数 23を表すプール式において、リテラル X3を X 3+((t0/'X3)=X3+X1'X2に置き換える。ステップ1 111により、i = 4となる。ステップ11112におい T、i=4>n=3であるので、ステップ1113に進 む。ステップ1113において、プール式601の積項 は全てt0として処理されていないので、ステップ110 4に進む。上記の一連のステップにより、出力変数 Y1 のフィルターの二回目の中間結果1900(図19)を 得る。ステップ1104と1105 (三回目) により、 処理結果2000 (図20) を得る。ステップ1106 により、i=1とする。ステップ1107において、処 理結果2000のt0とt1は入力変数X1を共有している ので、ステップ1111に進む。ステップ1111によ り、i = 2となる。ステップ11112において、i = 2<n=3であるので、ステップ1107に進む。ステッ プ1107において、処理結果2000のt0とt1は入力 変数X2を共有していないので、ステップ11108に進 む。ステップ1108において、処理結果2000のは1 はリテラルX2を含んでいないので、ステップ11110 に進む。ステップ11110において、'(t0/X2)='('X1X 3)=X1+'X3であるので、Z1=(X1+'X3)X2を得る。 ステップ1111により、1=3となる。ステップ11 12において、i=n=3であるので、ステップ110

7に進む。ステップ1107において、処理結果200

0のt0とt1は入力変数X3を共有しているので、ステッ

プ1111に進む。ステップ1111により、1=4と

なる。ステップ1112において、i=4>n=3であ るので、ステップ1113に進む。ステップ1113に おいて、ブール式601の積項は全てt0として処理され たので、本処理は終了する。上記の一連のステップによ り、出力変数Y1のフィルター1200 (図12) を得 る。

【0044】また、ブール式Bj1100が出力変数Y2 のプール式602(図6)の場合のフィルター作成処理 は以下の通りである。ステップ1101により、プール 式602を入力する。ステップ1102により、処理結 果1400 (図14) を得る。ステップ1103によ り、プール式602のコンプリメント1502 (図1 5) を得る。ステップ1104と1105により、処理 結果2100(図21)を得る。ステップ1106によ り、i=1とする。ステップ1107において、処理結 果2100のt0とt1は入力変数X1を共有していないの で、ステップ1108に進む。ステップ1108におい て、処理結果2100のt1はリテラルX1を含んでいな いので、ステップ1110に進む。ステップ1110に より、'(t0/X1)='('X2'X3)=X2+X3であるので、Z1= (X2+X3)X1を得る。ステップ11111により、i=2となる。ステップ11112において、i=2 < n=3であるので、ステップ1107に進む。ステップ110 7において、処理結果2100のt0とt1は入力変数X2 を共有しているので、ステップ1111に進む。ステッ プ1111により、i=3となる。ステップ1112に おいて、i= n = 3 であるので、ステップ1107に進 む。ステップ1107において、処理結果2100の10 とt1は入力変数X3を共有しているので、ステップ11 11に進む。ステップ1111により、i=4となる。 ステップ1112において、1=4>n=3であるの で、ステップ1113に進む。ステップ1113におい て、ブール式602の積項は全てt0として処理されたの で、本処理は終了する。上記の一連のステップにより、 出力変数Y2のフィルター1300(図13)を得る。

【0045】ステップ1001:本ステップは、ブール 式セットAとフィルターセットFを接続し、プール式セ ットGを作成する。ここで、ブール式セットAとフィル ターセットFの接続は、プール式セットAの出力変数単 位に、当該出力変数を表すプール式の入力変数Xiを、 当該出力変数に対応するフィルターの出力変数Ziで置 き換えることである(i=1, ···, n)。

【0046】図22は、プール式セットA500(プー ル式501と502)とフィルターセットF(フィルタ -1200と1300) を接続したプール式セットGを 表す。

【0047】ステップ1002:本ステップは、ブール 式セットYとフィルターセットFを接続し、プール式セ ットHを作成する。

ル式701と702) とフィルターセットF (フィルタ -1200と1300)を接続したブール式セットHを

10

【0049】ステップ1003:本ステップは、ブール 式セットGとHを論理等価検証前処理後の組合せ論理2 03と204として主記憶に出力する。

【0050】図25は、第二の論理等価検証システム構 成を表す図である。処理装置200上で、論理生成プロ グラム201と論理等価検証プログラム2500が各々 動作する。プログラム201は、機能論理ファイル10 0を入力し、ドントケア出力を含む機能レベルの組合せ 論理からゲート論理を生成し、ゲート論理ファイル10 1に出力する。プログラム2500は、論理等価検証前 処理2501と論理等価検証処理2503からなる。処 理2501は、ファイル100と101を入力し、ドン トケア出力を含む機能レベルの組合せ論理とゲート論理 から論理等価検証モデル2502を作成する。処理25 03は、論理等価検証モデル2502を評価し(正当化 により当該モデルの各出力が0になるパターンが存在す るか否かを調べ)、検証結果206を出力する。上記に おいて、処理2501が本発明に関する部分である。

【0051】図24は、本発明に基づく第三の実施例を 表す論理等価検証前処理のフローチャートである。図2 4は、図1のステップ106~108をステップ240 0~2402で置き換えたものである。ステップ240 0~2402の処理手順を順次説明する。

【0052】ステップ2400:本ステップは、出力変 数単位に、プール式セットAとプール式セットYのXNOR (Exclusive NOR)論理演算を行い、プール式セットIを 30 作成する。

【0053】図26は、ブール式セットA500とブー ル式セットY700をXNOR論理演算したブール式セット

【0054】ステップ2401:本ステップは、出力変 数単位に、ブール式セットIとブール式セットBの論理 和演算を行い、ブール式セット」を作成する。

【0055】図27は、プール式セット 12600とプ ール式セットB600を論理和演算したプール式セット Jを表す。

【0056】ステップ2402:本ステップは、プール 式セットJ2700を論理等価検証モデル2502とし て主記憶に出力する。

【0057】図28は、本発明に基づく第四の実施例を 表す論理等価検証前処理のフローチャートである。図2 8は、図10のステップ1001~1003をステップ 2400と2800~2801で置き換えたものであ る。ステップ2400は説明済みであるので、ステップ 2800~2801の処理手順を順次説明する。

【0058】ステップ2800:本ステップは、出力変 【0048】図22は、プール式セットY700(プー 50 数単位に、プール式セット I とフィルターセットFを接 綻し、プール式セットKを作成する。

【0059】図29は、ブール式セットI2600(ブール式2601と2602)とフィルターセットF(ブール式1200と1300)を接続したブール式セットKを表す。

【0060】ステップ2801:本ステップは、ブール 式セットK2900を論理等価検証モデル2502とし て主記憶に出力する。

【0061】本実施例によれば、ドントケア出力に起因する論理の不確定性を取り除くことが可能である。

[0062]

【発明の効果】本発明によれば、ドントケア出力に起因する論理の不確定性を取り除くことができるので、本発明と従来の論理等価検証方法を併用することにより、ドントケア出力を含む機能レベルの組合せ論理と該組合せ論理から自動生成されたゲート論理の論理等価検証が可能である。

【図面の簡単な説明】

【図1】本発明に基づく第一の実施例を表す論理等価検 証前処理のフローチャート。

【図2】本発明の前提となる第一の論理等価検証システム構成を表す図。

【図3】ドントケア出力を含む機能レベルの組合せ論理 (真理値表)の例の説明図。

【図4】真理値表300から生成されたゲート論理の例の説明図。

【図5】プール式セットAの説明図。

【図6】プール式セットBの説明図。

【図7】プール式セットYの説明図。

【図8】プール式セットDの説明図。

【図9】プール式セットEの説明図。

【図10】本発明に基づく第二の実施例を表す論理等価 検証前処理のフローチャート。

【図11】フィルター作成処理のフローチャート。

【図12】出力変数Y1のフィルターの説明図。

【図13】出力変数Y2のフィルターの説明図。

【図14】ステップ1102の処理結果の説明図。

12【図15】ブール式セットBのコンプリメントの説明

【図16】出力変数Y1のステップ1104と1105 (一回目)の処理結果の説明図。

【図17】出力変数Y1のフィルターの一回目の中間結果の説明図。

【図18】出力変数Y1のステップ1104と1105 (二回目) の処理結果の説明図。

【図19】出力変数Y1のフィルターの二回目の中間結 10 果の説明図。

【図20】出力変数Y1のステップ1104と1105 (三回目)の処理結果の説明図。

【図21】出力変数Y2のステップ1104と1105 の処理結果の説明図。

【図22】ブール式セットGの説明図。

【図23】ブール式セットHの説明図。

【図24】本発明に基づく第三の実施例を表す論理等価 検証前処理のフローチャート。

【図25】本発明の前提となる第二の論理等価検証シス 20 テム構成を表す図。

【図26】プール式セットIの説明図。

【図27】プール式セット」の説明図。

【図28】本発明に基づく第四の実施例を表す論理等価 検証前処理のフローチャート。


【図29】プール式セットKの説明図。

【図30】積項t0とt1の入力変数Xiに関する「共有」 関係の定義の説明図。


【符号の説明】

100…機能論理ファイル、101…ゲート論理ファイル、10 30 2~108, 1000~1003…論理等価検証前処理プログラム20 2の処理ステップ、200…処理装置、201…論理生成プロ グラム、202…論理等価検証前処理プログラム、203, 20 4…論理等価検証前処理後の組合せ論理、205…論理等価 検証プログラム、206…検証結果、2400~2402, 2800~2 801…論理等価検証前処理2501の処理ステップ、2501… 論理等価検証前処理、2502…論理等価検証モデル、2503 …論理等価検証処理。

【図3】




[図4]




【図13】

-165-




【図2】

図 2



100:機能論理ファイル 101:ゲート論理ファイル



500:ブール式セットA 501:YIの確定出力の組合せ論理部分のブール式


502:Y2の確定出力の組合せ論理部分のブール式

700:ブール式セットY 701:Y1のゲート論理部分のブール式

702:Y2のゲート論理部分のブール式

【図6】 図 6 6 O C 601 $B1 = ^X1^X2^X3 + X1^X2^X3 + ^X1X2X3$ 602 $B2 = X1^X2^X3$


【図17】



600:ブール式セットB


601:Y1のドントケア出力の組合せ論理部分のブール式 602:Y2のドントケア出力の組合せ論理部分のブール式

[図8]




800: ブール式セットD 801: ブール式501と601を論理和演算したブール式 802:ブール式502と602を論理和演算したブール式

【図9】




900: ブール式セットE 901: ブール式701と601を論理和演算したブール式 902:ブール式702と602を論理和演算したブール式

【図10】




【図11】



ここで、Xa, Xb, Xc, Xd, X1, Xnは入力変数 a, b, c, d, i = 1, …, n 但し、n = 入力変数の総数 j = 1, …, m 但し、n = 出力変数の総数






[$\boxtimes 18$]

1800 $X_1 = X_1$ $X_2 = X_2$ $X_3 = X_3 + X_1 \times 2 + X_1 \times 2$


1800:出力変数Y1のステップ1104と1105 1900:出力変数Y1のフィルターの (2回日)の処理結果 2回目の中間結果



2000:出力変数YIのステップ 1104と11052100:出力変数Y2のステップ 1104と1105 (3回目)の処理結果 の処理結果 【図22】


2200:ブール式セットG

[図23]




2300:ブール式セットⅡ

【図27】




2700:ブール式セット』


【図24】



[図25]




【図26】



2 6 0 0 : ブール式セット 1 2 6 0 1 : ブール式 5 0 1 と 7 0 1 をXNOR 約理演算したブール式 2602:ブール式502と702をXNOR論理演算したブール式

【図28】



【図29】

図29

2900

 $K1 = (^2172^23+^21^2223+2172^23)(^2123+^23) +$ ^ (^%1Z2^%3+^%1^%2%3+%1%2^%3)^(^%1%3+^%3)

ここで、 21 - X1

 $\frac{7}{2} = (x_1 + x_3)x_2$ $\frac{7}{2} = x_3 + x_1 x_2 + x_1 x_2$

 $K2 = (^{7}1^{^{1}}X2^{^{2}}3+71^{^{2}}X3+717273)(^{7}2^{^{2}}3+7173) + (^{7}1^{^{2}}X2^{^{2}}X3+71^{^{2}}Z3+717273)(^{^{2}}X2^{^{2}}X3+717273)$

71 = (X2+X3)X1 72 = X2 73 = X3ここで、

2900:ブール式セットK

【図30】

図30

3000

	t0における Xiの現れ方	ロにおける Xiの現れ方	
10と11は	iχ	Χį	
変数Xiを	îXî	λí	
其有する	Χi	*	
7507 5	Хi	*	
	*	*	
10と11は	Хi	Xi	
変数Xiを	*	Χí	
我有しない	Χi	Xi	
70000		Xi	

(注)* は変数Xiに依存しない場合を表す ここで、i=1, …, n (n=人力変数の総数)

3000:積項t0とt1の 入力変数 Xi に関する「共有」関係 の定義

フロントページの続き

(72)発明者 溝上 良人

神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内